

IC カード実装仕様一  
第 4 部：高速処理用近接型 IC カード

正 誤 票

区分	位置	誤																
本体	6.1.1 図 3	<p>ビット符号化の例</p> <p>時間 t →</p> <p>msb</p> <table border="1" style="width: 100%; text-align: center;"> <tr> <td>b8</td><td>b7</td><td>b6</td><td>b5</td><td>b4</td><td>b3</td><td>b2</td><td>lsb</td> </tr> <tr> <td>b8</td><td>b7</td><td>b6</td><td>b5</td><td>b4</td><td>b3</td><td>b2</td><td>b1</td> </tr> </table> <p style="text-align: right;">8 ビット</p>	b8	b7	b6	b5	b4	b3	b2	lsb	b8	b7	b6	b5	b4	b3	b2	b1
		b8	b7	b6	b5	b4	b3	b2	lsb									
		b8	b7	b6	b5	b4	b3	b2	b1									
		<p>ビット符号化の例</p> <p>時間 t →</p> <p>msb</p> <table border="1" style="width: 100%; text-align: center;"> <tr> <td>b8</td><td>b7</td><td>b6</td><td>b5</td><td>b4</td><td>b3</td><td>b2</td><td>lsb</td> </tr> <tr> <td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td> </tr> </table> <p style="text-align: right;">8 ビット</p> <p>例 “B2” の場合, b “10110010” となる。</p>	b8	b7	b6	b5	b4	b3	b2	lsb	1	0	1	1	0	0	1	0
b8	b7	b6	b5	b4	b3	b2	lsb											
1	0	1	1	0	0	1	0											
<p>正</p>																		
<p>上段の“ビット符号化の例”を削除する。</p> <p>時間 t →</p> <p>msb</p> <table border="1" style="width: 100%; text-align: center;"> <tr> <td>b8</td><td>b7</td><td>b6</td><td>b5</td><td>b4</td><td>b3</td><td>b2</td><td>lsb</td> </tr> <tr> <td>b8</td><td>b7</td><td>b6</td><td>b5</td><td>b4</td><td>b3</td><td>b2</td><td>b1</td> </tr> </table> <p style="text-align: right;">8 ビット</p>	b8	b7	b6	b5	b4	b3	b2	lsb	b8	b7	b6	b5	b4	b3	b2	b1		
b8	b7	b6	b5	b4	b3	b2	lsb											
b8	b7	b6	b5	b4	b3	b2	b1											
<p>ビット符号化の例</p> <p>時間 t →</p> <p>msb</p> <table border="1" style="width: 100%; text-align: center;"> <tr> <td>b8</td><td>b7</td><td>b6</td><td>b5</td><td>b4</td><td>b3</td><td>b2</td><td>lsb</td> </tr> <tr> <td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td> </tr> </table> <p style="text-align: right;">8 ビット</p> <p>例 “B2” の場合, b “10110010” となる。</p> <p>(<span style="border: 1px dashed black; border-radius: 50%; padding: 2px;"> </span> 訂正箇所)</p>	b8	b7	b6	b5	b4	b3	b2	lsb	1	0	1	1	0	0	1	0		
b8	b7	b6	b5	b4	b3	b2	lsb											
1	0	1	1	0	0	1	0											

区分	位置	誤	正
附属書 D	<b>D.6.3.2</b>	表 D.3 に記載する状態遷移コマンド…する。	表 D.4 に記載する状態遷移コマンド…する。
	<b>表 D.5 注記 2</b>	I(0) <sub>0</sub> (TEST_COMMAND1(1))は、連鎖しない一つの I ブロックで構成する試験コマンドを…表す。	I(0) <sub>0</sub> (TEST_COMMAND1(1))は、連鎖しない一つの I ブロックで構成する TEST_COMMAND1 を…表す。
	<b>注記 3</b>	TEST_COMMAND1(1)に対する…表す。	I(0) <sub>0</sub> (TEST_RESPONSE1(1))は、TEST_COMMAND1(1)に対する…表す。
	<b>D.8.4.2 e)</b>	PICC から…応答フレームのサイズが FSD 以下…する。	PICC から…応答フレームのサイズが FSD 以下…する。
附属書 E	<b>E.7.2 h)</b>	PCD は…I(1) <sub>0</sub> ブロックを送信する。	PCD は…I(0) <sub>0</sub> ブロックを送信する。
	<b>シナリオ E.3 の 手順 3 の PCD の欄</b>	I(1) <sub>0</sub>	I(0) <sub>0</sub>
	<b>E.7.3 表 E.5 説明の欄</b>	I(1) <sub>0</sub> ブロックにおける EDC が…場合	I(0) <sub>0</sub> ブロックにおける EDC が…場合
	<b>E.9.2.2 e)</b>	PCD は…送信し、動作結果コードを UT に返信する。	PCD は…送信し、表 E.1 に従って、動作結果コードを UT に返信する。
	<b>E.9.2.3 e)</b>	PCD は…送信し、動作結果コードを UT に返信する。	PCD は…送信し、表 E.1 に従って、動作結果コードを UT に返信する。

平成 29 年 4 月 1 日作成